陳仁德 (Ren-Der Chen)

國立彰化師範大學 資訊工程學系 副教授

兼圖書與資訊處 系統開發組 組長

  • 通訊地址:500彰化市師大路二號 (彰化師大資工系)
  • 電話:(04) 723-2105
    • 辦公室 (進德校區):圖書與資訊處 系統開發組, 分機:1521
    • 研究室 (寶山校區):工學院大樓231室, 分機:8439
    • 實驗室 (寶山校區):工學院大樓112室 數位晶片設計實驗室, 分機:8412
  • E-mail:rdchen@cc.ncue.edu.tw

學歷

  • (2002) 國立成功大學 電機工程學系 (VLSI/CAD組) 博士
  • (1992) 國立成功大學 電機工程學系 學士

經歷

  • (2015/08 - 現職) 國立彰化師範大學 資訊工程學系 副教授 (兼圖書與資訊處 系統開發組 組長)
  • (2007/08 - 2015/07) 國立彰化師範大學 資訊工程學系 助理教授 (兼電算中心 軟體工程組 組長)
  • (2003/08 - 2007/07) 長庚大學 電機工程學系 助理教授
  • (2003/02 - 2003/07) 南台科技大學 電子工程系 助理教授
  • (2000/09 - 2002/09) 台北市政府養護工程處

研究

A. 研究方向
  • 數位系統設計
  • 影像處理晶片設計
  • VLSI演算法設計
B. 研究生需具備之基礎知識
  • 邏輯設計
  • 計算機組織
  • 資料結構與演算法

課程開授

  • 107(一) 計算機概論/資工一 (星期四 2-4)
  • 107(一) 硬體描述語言/資工二 (星期三 6-8)
  • 106(二) 數位系統技術/資工二 (星期三 5-8)

學生指導

A. 碩士班研究生

  • 106學年入學: 林郁為, 楊凱博
  • 105學年入學: 白宗禧
  • 104學年入學: 李昕穎, 林郁翔
  • 103學年入學: 何家安, 黃教鈞
  • 102學年入學: 黃宏哲, 施威廷
  • 101學年入學: 郭翔之, 高聖育
  • 100學年入學: 張勝鴻
  • 99學年入學: 黃雲志, 林亞民
  • 98學年入學: 郭于聖
  • 97學年入學: 葉皇輝, 連振嘉
  • <資訊科技應用教學碩士班>
  • 101學年入學: 顏華廷, 林啟裕
  • 100學年入學: 王湘賢
  • 99學年入學: 黃千慧, 張瓊斐

B. 大學部專題生

  • 105學年: 廖元豪, 吳子宇, 謝旻峰, 楊子萱
  • 104學年: 李孟翰, 彭彥綺, 郭珍瑋, 賴昱安
  • 102學年: 游梓亨, 曾詣玹, 白馥瑋, 巫旻諺
  • 101學年: 楊佳榮, 楊鈞煦, 陳相(文子), 邱順源, 周書雋
  • 100學年: 黃博奕, 林建廷, 韓政宏, 紀樺江
  • 99學年: 李哲安, 謝佩樺, 周昱丞, 留婉真
  • 98學年: 吳依峻, 洪紹華, 陳泊亨, 黃子懿
  • 97學年: 黃雲志, 陳映全, 葉幸彰, 楊玲如, 曾興嘉
  • 96學年: 黃盈嘉, 連振嘉, 郭于聖, 張育誠

C. 大學部班導師

  • 111級
  • 103級

論文發表

A. 期刊論文

  1. Ren-Der Chen, Pei-Yin Chen, and Chun-Hsien Yeh, “A low-power architecture for the design of a one-dimensional median filter,”IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 62, no. 3, pp. 266-270, Mar. 2015. (SCI)
  2. Ren-Der Chen, Pei-Yin Chen, and Chun-Hsien Yeh, “Design of an area-efficient one-dimensional median filter,”IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 60, no. 10, pp. 662-666, Oct. 2013. (SCI)
  3. Ren-Der Chenand Sheng-Hung Chang, “Design of a transparent pipeline based on synchronous elastic circuits,”Intelligent Technologies and Engineering Systems, Lecture Notes in Electrical Engineering, vol. 234, pp. 625-631, 2013. (EI)
  4. Pei-Yin Chen, Ren-Der Chen, Yu-Pin Chang , Leang-San Shieh, and Heidar A. Malki, “Hardware Implementation for Genetic Algorithm,”IEEE Trans. Instrum. Meas., vol. 57, no. 4, pp. 699-705, Apr. 2008. (SCI)
  5. Pei-Yin Chen and Ren-Der Chen, “An index coding algorithm for image vector quantization,” IEEE Trans. Consumer Electronics, vol. 49, no. 4, pp. 1513-1520, Nov. 2003. (SCI)
  6. Jer-Min Jou, Shiann-Rong Kuang, Yeu-Horng Shiau, and Ren-Der Chen, “Design of a dynamic pipelined architecture for fuzzy color correction,” IEEE Trans. Very Large Scale Integration (VLSI) Systems, vol. 10, no. 6, pp. 924-929, Dec. 2002. (SCI)
  7. Ren-Der Chen and Jer-Min Jou, “STG-level decomposition and resynthesis of speed-independent circuits,” IEEE Trans. Circuits & Systems, Part I, vol. 49, no. 12, pp. 1751-1763, Dec. 2002. (SCI)
  8. Shiann-Rong Kuang, Jer-Min Jou, Ren-Der Chen, and Yeu-Horng Shiau, “Dynamic pipeline design of an adaptive binary arithmetic coder,” IEEE Trans. Circuits & Systems, Part II, vol. 48, no. 9, pp. 813-825, Sept. 2001. (SCI)
  9. Jer-Min Jou, Shiann-Rong Kuang, and Ren-Der Chen, “Design of low-error fixed-width multipliers for DSP applications,” IEEE Trans. Circuits & Systems, Part II, vol. 46, no. 6, pp. 836-842, June 1999. (SCI)
  10. Jer-Min Jou, Shiann-Rong Kuang, and Ren-Der Chen, “A new efficient fuzzy algorithm for color correction,” IEEE Trans. Circuits & Systems, Part I, vol. 46, no. 6, pp. 773-775, June 1999. (SCI)

B. 國際會議論文

  1. Ren-Der Chen and Sheng-Yu Kao, "A study on the performance characteristics of a synchronous elastic FIR filter," in Proc. Int. Conf. Intelligent Technologies and Engineering Systems, Kaohsiung, Taiwan, 2014. (EI)
  2. Ren-Der Chen and Xiang-Chih Kuo, "Design of a transparent pipeline-based multiplier," in Proc. Int. Conf. Intelligent Technologies and Engineering Systems, Kaohsiung, Taiwan, 2014. (EI)
  3. Ren-Der Chen, Yu-Cheng Chou, and Wan-Chen Liu, “Comparative design of floating-point arithmetic units using the Balsa synthesis system,” in Proc. Int. Symp. Integrated Circuits (ISIC), Singapore, pp. 172-175, 2011. (EI)
  4. Ren-Der Chen, Che-An Lee, and Pei-Hua Hsieh, “Investigating the FIFO design styles based on the Balsa synthesis system,” in Proc. Int. Symp. Integrated Circuits (ISIC), Singapore, pp. 176-179, 2011. (EI)

C. 國內會議論文

  1. 何家安、陳仁德, "嵌入式物聯網GUI 系統-用於物流監控," 2016 第十屆積體光機電科技與智慧財產權實務會議, pp. 34-41, 2016.

計畫執行

A. 科技部

  1. (106/08/01 - 107/07/31) 基於多執行緒同步彈性電路之穿透管線設計 (106-2221-E-018-011) - 主持人
  2. (99/08/01 - 100/07/31) 多時脈系統中FIFO介面設計之研究 (99-2221-E-018-027) - 主持人
  3. (97/08/01 - 98/07/31) GALS 電路中局部時脈產生方法之研究 (97-2221-E-018-029) - 主持人
  4. (95/08/01 - 96/07/31) 基於GasP之低功率非同步FIFO之設計 (95-2221-E-182-067) - 主持人
  5. (95/07/01 - 96/02/28) 由需求啟動之快速GALS架構之研究 (大專學生參與專題研究計畫) - 指導老師
  6. (93/08/01 - 94/07/31) 嵌入式生理檢測訊號系統的SoC晶片設計(子計畫五):系統單晶片之時序、功率與訊號完整性實體設計驗證(III) (93-2220-E-182-006) - 主持人

B. 教育部

  1. (103/09/01 - 104/08/31) 智慧電子前瞻技術精進課程推廣計畫 (彰化師範大學 資工系) - 課程授課教師 (處理器設計與實作)
  2. (102/09/01 - 103/08/31) 智慧電子前瞻技術精進課程推廣計畫 (彰化師範大學 資工系) - 課程授課教師 (處理器設計與實作)
  3. (98/03/01 - 100/01/31) 前瞻晶片系統設計人才培育計畫—前瞻晶片系統設計(SOC)學程 (彰化師範大學 電子系、資工系、積體電路設計研究所 ) - SLD學程共同主持人
  4. (95/02/01 - 96/01/31) 超大型積體電路與系統設計人才培育先導型計畫—課程推廣計畫 (長庚大學電機系) - 計畫主持人、課程負責教師 (系統晶片設計實驗)
  5. (94/03/01 - 96/01/31) 超大型積體電路與系統設計人才培育先導型計畫—課程推廣計畫 (長庚大學電機系) - 課程負責教師 (數位矽智產設計)